Programovatelné obvody

Poznámky k přednáškám 36POB (PDF, 1,6 MB) vedené prof. Novákem.

Projekt 1. — čítač

Úkol: Navrhnout pětistupňový čítač nahoru a dolu s asynchronním resetem.

Jak je možno konfigurovat makrobuňku obvodu PEEL?
Jeké jsou nejsložitější logické výrazy realizovatelné obvody PEEL 18CV8 tak, aby bylo dosaženo minimálního zpoždění při průchodu signálu obvodem?
Jaké jsou nevýhody synchronního návrhu?
Jak dělíme obvody ASIC?
V jakých parametrech se liší obvody CPLD a FPGA?
Proč se provádí konverze obvodů FPGA na MPLD?
Jaké znáte prostředky pro návrh FPGA obvodů?
Co znamená úroveň RTL popisu?
Jaká je rychlost obvodů FPGA v porovnání s MPLD a s plně zákaznickými obvody?
Nakreslete schéma propojení dvou vodičů řízené SRAM buňkou
Kde se využívají obvody XILINX Cool Runner?
Uveďte z jakých základních bloků se skládá obvod SPARTAN II.
Kde je úzké místo klasické hardwardské architektury vzhledem k maximálnímu dosažitelnému výpočetnímu výkonu, které by bylo možné nahradit rekonfigurovatelnou architekturou?
Co je ,,wire segment'', ,,track'', ,,routing channell''?

Co zanmená označení obvodu 22V10?
Kolik programovatelných bodů mají obvody PAL?
Uveďte zádasy správného použití klopných obvodů z hlediska využití hodinových signálů
Co jsou obvody MPGA?
Jaký je rozdíl mezi ,,soft'' a ,,hard core'' při použití návrhových maker?
Jaký je rozdíl mezi verifikací a testováním obodu?
Co je to kritická cesta v obvodu?
Jaký je rozdíl mezi Fuse a Antifuse?
Nakreslete základní propojení JTAG sběrnice (Boundary Scan) s klopnými obvody.
Kolik různých funkcí může reprezentovat 4 vstupový LUT?
Jaký je rozdíl mezi distribuovanou a blokovou RAM u obvodů SPARTAN?
Pro které úlohy je výhodné použít rekonfigurovatelné výpočetní prostředky?
Co je to ,,LUT'', ,,CLB'' a ,,wire segment''?
Uveďte z jakých základnach bloků se skládá obvod PEEL 18CV8